Altera的Cyclone V和Arria V SoC FPGA的處理器系統(tǒng)采用了雙核800 MHz ARM Cortex-A9 MPCore處理器，同時具有NEON媒體處理引擎、單精度/雙精度浮點單元、L1和L2高速緩存、ECC保護存儲器控制器、ECC保護高速暫存存儲器，以及多種常用外設(shè)。處理器系統(tǒng)的峰值性能達到4,000 DMIPS，而功耗不到1.8瓦。處理器系統(tǒng)和FPGA架構(gòu)獨立供電，能夠以任意順序配置和啟動。工作起來后，可以根據(jù)需要關(guān)斷FPGA部分，以降低系統(tǒng)功耗。

　　通過大吞吐量數(shù)據(jù)通路實現(xiàn)ARM Cortex-A9 MPCore處理器系統(tǒng)和FPGA的互聯(lián)，峰值帶寬超過125-Gbps，數(shù)據(jù)的連續(xù)性也很好。這種性能水平是兩芯片解決方案無法實現(xiàn)的。集成單芯片SoC FPGA支持電路板設(shè)計人員在處理器和FPGA之間不采用外部IO通路，大幅度降低了系統(tǒng)功耗。

　　Altera的SoC FPGA系列

　　Altera的SoC FPGA系列利用了其28-nm系列產(chǎn)品，在多個方面進行創(chuàng)新，通過定制滿足了用戶的功耗、性能和成本要求，這些創(chuàng)新包括工藝技術(shù)、收發(fā)器技術(shù)、IO資源和硬核IP。Cyclone V和Arria V SoC FPGA的推出將這一系列產(chǎn)品進一步拓展至嵌入式處理市場。

　　Cyclone V和Arria V SoC FPGA基于低功耗28-nm工藝(28LP)。這些系列具有分別工作在5-Gbps和10-Gbps的嵌入式收發(fā)器。FPGA架構(gòu)包括精度可調(diào)DSP模塊，以及三個ECC保護存儲器控制器。Altera的Cyclone V SoC FPGA具有110K邏輯單元(LE)，系統(tǒng)功耗和成本是業(yè)界最低的，器件性能水平非常適合大批量應(yīng)用，包括下一代芯片工業(yè)驅(qū)動器、高級輔助駕駛以及視頻監(jiān)控等。對于中端應(yīng)用，Arria V SoC FPGA在成本和性能上達到均衡，總功耗也是最低的。器件具有460K LE，適合滿足對性能要求較高的應(yīng)用，包括，遠程射頻前端、LTE基站和多功能打印機等。

　　SoC FPGA開發(fā)環(huán)境

　　Altera的SoC FPGA同時支持硬件和軟件團隊使用支持Cortex-A9 MPCore處理器和FPGA的通用工具和開發(fā)流程，提高了團隊的效能。設(shè)計人員可以使用Altera的Quartus II 軟件開發(fā)定制外設(shè)和硬件加速器，使用Altera的Qsys系統(tǒng)集成工具將其與處理器系統(tǒng)相集成。Qsys自動生成互聯(lián)邏輯，連接知識產(chǎn)權(quán)(IP)功能和子系統(tǒng)，加速了硬件設(shè)計過程。Qsys自動產(chǎn)生FPGA優(yōu)化芯片網(wǎng)絡(luò)(NoC)互聯(lián)，提高了性能，增強了設(shè)計重用功能，更迅速的進行驗證。Qsys支持業(yè)界標準接口，包括，Avalon存儲器映射、Avalon流以及ARM的AMBA AXI，支持用戶在一個設(shè)計中利用或者重新使用IP內(nèi)核以及多種接口。SoC FPGA基于標準ARM Cortex-A9 MPCore處理器，因此，它們與現(xiàn)有的ARM軟件輔助系統(tǒng)兼容。可以在Altera的SoC FPGA虛擬目標上立即開始基于SoC FPGA的系統(tǒng)軟件開發(fā)。(請參考，Altera今天的發(fā)布聲明：“Altera發(fā)布FPGA業(yè)界第一款SoC FPGA軟件開發(fā)虛擬目標”。)