萊迪思半導(dǎo)體公司（NASDAQ: LSCC）今天宣布推出??下一代LatticeECP4™FPGA系列，重新定義低成本、低功耗的中階FPGA市場。采用低成本wire-bond封裝的LatticeECP4™FPGA具有6 Gbps的SERDES，功能強大的DSP模塊和具有以硬核IP為基礎(chǔ)的通訊引擎，適用于低成本和低功耗的無線、有線、視訊、和運算市場。 LatticeECP4 FPGA系列以屢獲殊榮的LatticeECP3™系列為基礎(chǔ)，為主流客戶提供高階功能，同時保持業(yè)界領(lǐng)先的低功耗和低成本。LatticeECP4是各種應(yīng)用用來開發(fā)主流平臺的理想套件，如無線射頻遠(yuǎn)端網(wǎng)路架構(gòu)、分散式天線系統(tǒng)、微蜂巢式基地臺、乙太網(wǎng)路匯聚、交換、路由器、工業(yè)網(wǎng)路、視訊訊號處理、視訊傳輸、和資料中心的運算。

高品質(zhì)的SERDES和固化的通訊引擎

LatticeECP4 FPGA包含多達(dá)16個符合CEI 標(biāo)準(zhǔn)的6 GbpsSERDES通道，具有嵌入式物理編碼子層（PCS）模組，采用低成本wire-bonded封裝和高性能flip chip封裝，使客戶能夠選擇以晶片到晶片、以及遠(yuǎn)距離背板應(yīng)用的方式部署LatticeECP4FPGA。多功能和可配置的SERDES / PCS可以流暢、與固化的通訊引擎相集成，有效率地構(gòu)建完整高頻寬子系統(tǒng)。通訊引擎可比采用類似的FPGA減少10倍以上的功耗和成本。LatticeECP4通訊引擎組合包括針對PCI Express2.1、多個10千兆乙太網(wǎng)路MAC和三速乙太網(wǎng)路MAC、以及串列快速I / O（SRIO）2.1的解決方案。 SERDES / PCS和通訊引擎的結(jié)合是完成以復(fù)雜串列協(xié)定為基礎(chǔ)的理想設(shè)計選擇，具有低成本、低功耗、和小尺寸的特點，同時可加快產(chǎn)品上市時間。

創(chuàng)新的DSP處理技術(shù)，減少乘法器的數(shù)量

LatticeECP4系列具有功能強大的數(shù)位訊號處理（DSP）模組，18×18乘法器、寬ALU、加法樹、以及用于級聯(lián)的進(jìn)位鏈塊。獨特的加速邏輯意味著每個LatticeECP4 DSP模組可等于4個LatticeECP3 DSP模組，較上一代LatticeECP3組件的訊號處理能力高出4倍。靈活的18×18乘法器可以分解成9X9、或組合成36X36，以便完美地符合客戶的應(yīng)用需求。此外，多達(dá)576個乘法器可以級聯(lián)在一起構(gòu)成復(fù)雜的濾波器，用于無線射頻遠(yuǎn)端網(wǎng)路架構(gòu)（RRH）、以MIMO射頻天線為基礎(chǔ)的解決方案，以及視訊處理的應(yīng)用。

更高的性能和容量

LatticeECP4 FPGA的速度比上一代套件快50％，具有1066 Mbps的DDR3記憶體介面和1.25 Gbps的LVDS I / O，也可作為串列千兆乙太網(wǎng)介面。新的LatticeECP4系列還有66％以上的邏輯資源和42％以上的嵌入式記憶體，使設(shè)計工程師能夠在FPGA中構(gòu)造完整的系統(tǒng)單晶片（SoC）。

萊迪思公司業(yè)務(wù)部副總裁暨總經(jīng)理Sean Riley表示，「下一代LatticeECP4 FPGA系列為客戶提供前所未有的高功能、高性能、低成本和低功耗的組合，這對高階、但成本敏感的無線、有線，視訊和電腦應(yīng)用是必需的。萊迪思向來是市場先驅(qū)，用經(jīng)濟的套件為客戶提供尖端的創(chuàng)新。現(xiàn)在我們的Lattice Diamond®設(shè)計軟體中包含了LatticeECP4套件。我們的客戶可以立即開始建立廣泛的、低功耗的平臺，以擴大他們的市場。」

LatticeECP4 FPGA的設(shè)計支持

萊迪思提供智慧財產(chǎn)權(quán)（IP）核、開發(fā)板、和設(shè)計軟體，以便快速啟動設(shè)計并加快產(chǎn)品上市時程。一系列的智慧財產(chǎn)權(quán)（IP）核包括CPRI、OBSAI、串列RapidIO、XAUI、SGMII/千兆乙太網(wǎng)路、PCI Express、串列連接SMPTE、FIR濾波器、FFT、Reed-Solomon編碼器/解碼器、針對DSP功能的CORDIC、CIC、NCO、和針對記憶體介面和連接的其他IP核。

Lattice Diamond設(shè)計環(huán)境加速開發(fā)時間

客戶可開始使用Lattice Diamond 1.4 beta設(shè)計軟體，以LatticeECP4FPGA進(jìn)行設(shè)計。Lattice Diamond設(shè)計軟體是針對萊迪思FPGA產(chǎn)品的全新旗艦設(shè)計環(huán)境，提供一整套功能強大的工具、高效的設(shè)計流程、和使用者介面，使設(shè)計人員能夠更迅速地針對低功耗、成本敏感的FPGA應(yīng)用。此外，LatticeDiamond軟體繼續(xù)提供業(yè)界領(lǐng)先、專門為低成本和低功耗應(yīng)用而開發(fā)的功能。其中包括非常準(zhǔn)確的功耗計算器，基于引腳的同時開關(guān)輸出雜訊計算器和經(jīng)驗證的MAP和PAR FPGA實現(xiàn)演算法，有助于確保低成本和低功耗設(shè)計的解決方案。欲瞭解有關(guān)Lattice Diamond設(shè)計環(huán)境的更多資訊，請參考：www.latticesemi.com/latticediamond。

關(guān)于LatticeECP4 FPGA系列

LatticeECP4 FPGA系列有6款套件，提供符合多協(xié)議標(biāo)準(zhǔn)的6GSERDES，采用低成本的wire-bond封裝，DDR1/2/3記憶體介面的速度高達(dá)1066 Mbps，功能強大的可級聯(lián)DSP模組非常適用于高性能射頻、基頻和圖像訊號處理。LatticeECP4 FPGA具有1.25 Gbps的切換速度，還有快速LVDSI / O以及高達(dá)10.6Mbits的嵌入式記憶體。邏輯密度從30K LUT到250KLUT，多達(dá)512個用戶I/ O。 LatticeECP4 FPGA系列的高性能特性包括：

· 工作速度>500MHz的36X36具有乘法和累加功能的DSP模組。DSPslice還具有創(chuàng)新的級聯(lián)特性，用于實現(xiàn)寬ALU及加法樹的功能，而沒有FPGA邏輯的性能瓶頸。 DSP模組提供加速邏輯，相較于上一代DSP架構(gòu)每個DSP模塊有4倍的頻寬。

· 6 Gbps SERDES符合CEI – 6G抖動規(guī)范，每個SERDESquad具有能夠混合和匹配多種協(xié)議的功能。包括PCI Express 2.1、 CPRI、OBSAI、XAUI、串列RapidIO2.0、SGMII/千兆乙太網(wǎng)路和萬兆乙太網(wǎng)路。

· 專門設(shè)計的SERDES / PCS模組能夠?qū)崿F(xiàn)低延遲變化CPRI連結(jié)的設(shè)計，常用于采用無線射頻遠(yuǎn)端網(wǎng)路架構(gòu)連接的無線基地臺。

· 固化的通訊引擎模組使用固化的金屬陣列，具有多個10GbE和三速MAC模組，以及PCI Express2.1和SRIO2.1模組。相較于傳統(tǒng)以FPGA為基礎(chǔ)的模組，這些模組的面積和功耗效率高出10倍以上。

· 符合SMPTE串列數(shù)位介面標(biāo)準(zhǔn)，具有前所未有的功能，每個SERDES通道獨立支持3G、HD和SD視訊廣播訊號。支援三速率而無需任何過采樣技術(shù)，盡可能減少消耗的功耗。

· 1.25 Gbps LVDS I / O，擁有時脈資料恢復(fù)模組，能夠與高性能ADC/ DAC介面并實現(xiàn)SGMII/GbE鏈路。在通用的I / O上執(zhí)行CDR功能為設(shè)計人員大幅增加串列I / O的數(shù)目，當(dāng)需要大量的SERDES通道時，甚至可以使用更小的FPGA，大幅降低實現(xiàn)串列乙太網(wǎng)路介面邏輯的成本。


這些特點使LatticeECP4 FPGA系列非常適合大量的成本和功耗敏感之應(yīng)用，例如無線基礎(chǔ)設(shè)施、有線接入設(shè)備、視訊和圖像，以及運算應(yīng)用。欲瞭解更多有關(guān)新的LatticeECP4 FPGA系列的資訊，請參考www.latticesemi.com/ecp4。

供貨

有些客戶已經(jīng)開始使用Lattice Diamond 1.4 beta設(shè)計軟體以LatticeECP4FPGA進(jìn)行設(shè)計。在2012年的上半年可獲得套件樣品，預(yù)計2012年下半年開始量產(chǎn)出貨。