國(guó)內(nèi)EDA軟件、集成無(wú)源器件IPD和系統(tǒng)級(jí)封裝領(lǐng)域的領(lǐng)先供應(yīng)商，芯禾科技于近日宣布其三維全波電磁場(chǎng)（EM）仿真軟件IRIS已通過(guò)GLOBALFOUNDRIES格芯的12納米領(lǐng)先性能（12LP）工藝技術(shù)認(rèn)證。該認(rèn)證能確保設(shè)計(jì)人員可以放心地使用格芯12LP的FinFET半導(dǎo)體制造工藝文件進(jìn)行IRIS仿真。

格芯12LP技術(shù)相比14納米FinFET解決方案，邏輯電路密度提高多達(dá)10%，性能提升超過(guò)15%，能夠滿足從人工智能、虛擬現(xiàn)實(shí)到高端智能手機(jī)、網(wǎng)絡(luò)基礎(chǔ)設(shè)施等計(jì)算密集型應(yīng)用對(duì)工藝的需求。

“我們的客戶在做計(jì)算密集型應(yīng)用時(shí)追求的是一次設(shè)計(jì)成功，這其中，精確的電磁仿真工具至關(guān)重要。”GF設(shè)計(jì)支持副總裁Richard Trihy說(shuō)， “認(rèn)證通過(guò)的芯禾科技仿真EM工具，將能發(fā)揮巨大的作用，為設(shè)計(jì)人員在先進(jìn)工藝技術(shù)上提供可預(yù)測(cè)的電磁仿真結(jié)果。”

芯禾科技的首席執(zhí)行官凌峰博士表示：“我們非常高興地看到IRIS能夠?qū)崿F(xiàn)仿真與實(shí)測(cè)數(shù)據(jù)高度吻合，并獲得GF的12LP工藝認(rèn)證。作為GF FDXcelerator和RFwave成員，芯禾科技將繼續(xù)在各種工藝技術(shù)上與GF展開合作，為我們的共同客戶提供創(chuàng)新的解決方案和服務(wù)。”

格芯的電磁仿真認(rèn)證項(xiàng)目能確保通過(guò)認(rèn)證的每個(gè)EM工具都符合GF的最高質(zhì)量標(biāo)準(zhǔn)。 有了該認(rèn)證，IC設(shè)計(jì)人員可以選擇他們喜歡的EM仿真工具及相應(yīng)的工藝文件，放心的投入設(shè)計(jì)并縮短產(chǎn)品上市時(shí)間。

IRIS--芯片設(shè)計(jì)驗(yàn)證工具

Xpeedic IRIS是一款為芯片設(shè)計(jì)者量身定做的、基于Cadence Virtuoso平臺(tái)的三維全波電磁場(chǎng)仿真軟件。該軟件包含矩量法（MoM）電磁場(chǎng)求解器模塊、支持分布式計(jì)算和并行計(jì)算等加速技術(shù)，從而降低電磁場(chǎng)仿真時(shí)間，大幅提高設(shè)計(jì)效率。與Virtuoso的無(wú)縫集成，不僅使設(shè)計(jì)人員能夠留在Cadence的設(shè)計(jì)環(huán)境下進(jìn)行電磁場(chǎng)仿真以避免版圖數(shù)據(jù)轉(zhuǎn)換時(shí)出錯(cuò)，同時(shí)通過(guò)原理圖反標(biāo)可以快速驗(yàn)證前端設(shè)計(jì)。IRIS提供的這種設(shè)計(jì)流程將大大幫助芯片設(shè)計(jì)人員縮短IC設(shè)計(jì)的周期，達(dá)成一次性完成芯片設(shè)計(jì)的目標(biāo)。