賽靈思的FPGA在業(yè)內(nèi)被廣泛應(yīng)用于基帶協(xié)處理領(lǐng)域里的蜂窩射頻基站設(shè)計以及其它先進(jìn)的基帶功能中。除了信道卡應(yīng)用之外，賽靈思的FPGA還支持成本效益高的射頻卡功能的實(shí)現(xiàn)，如數(shù)字上變頻(DUC)和數(shù)字下變頻(DDC)，包括波峰因子降低(CFR)和數(shù)字預(yù)失真(DPD)等先進(jìn)技術(shù)。除了用于WCDMA和WiMAX的射頻卡解決方案之外，賽靈思還推出了能夠?qū)崿F(xiàn)多載波和多天線配置的TD-SCDMA數(shù)字前端解決方案。

本文將介紹賽靈思用于波峰因子降低(CFR)的最新參考解決方案，又稱峰值對消波峰因子降低(PC-CFR)。本文將首先回顧使用CFR技術(shù)的目的，然后簡要回顧各種CFR技術(shù)，包括對用于多載波TD-SCDMA標(biāo)準(zhǔn)的各種解決方案之間的性能比較。本文還將討論用于實(shí)現(xiàn)特定TD-SCDMA多載波系統(tǒng)配置的FPGA資源要求。

振幅因子與射頻功率放大器效率

射頻功率放大器(RFPA)的功率效率在蜂窩射頻基站設(shè)計中起著非常重要的作用。高效的RFPA解決方案會降低設(shè)備投資(CAPEX)，因?yàn)檩^小的功率放大器可用于相同的期望輸出功率值，或者需要較少的冷卻基礎(chǔ)設(shè)施。另一方面，因消耗的功率較少，它還可降低運(yùn)營支出(OPEX)。

對射頻功率放大器更高效率的需求已經(jīng)使得基站架構(gòu)從單載波功率放大器輸出無源組合向基于多載波功率放大器方法的中頻載波數(shù)字組合演進(jìn)。后一種方法還允許采用CFR技術(shù)以及包括DPD的數(shù)字線性化技術(shù)。

然而，載波信號的線性組合會出現(xiàn)高峰值平均功率比(PAPR)。這不僅僅適用于3G CDMA載波，更適用于多載波EDGE和GSM信號。由于在生成單個CDMA和OFDM載波過程中對獨(dú)立的波形進(jìn)行了線性組合，即使單載波CDMA或OFDM信號也會顯示高振幅因子(CF)。

當(dāng)CF被用于測量PAPR時，可由下列方程定義和計算：

其中，x是上變頻帶通信號的真值。

高的波峰因子要求常用的AB類RFPA在某些輸出回退電平(Output Back Off Level)上運(yùn)作，以防高峰值信號把RFPA驅(qū)動到非線性工作區(qū)之中。首先考察一下CF和RFPA效率之間的關(guān)系。RFPA的效率被定義為在某一個工作點(diǎn)上平均輸出功率與直流功率之比，這意味著為了實(shí)現(xiàn)更高的效率，RFPA輸出應(yīng)該被驅(qū)動至接近飽和點(diǎn)(超過飽和點(diǎn)將出現(xiàn)非線性效果)。然而，在實(shí)際運(yùn)作中，輸出功率要回退，這不僅僅是為了解決輸入信號對RFPA存在的CF問題，同時還為了解決在RFPA中存在的其它弱非線性問題。

圖1說明了輸入功率回退(IPBO)和輸出功率回退(OPBO)之間的關(guān)系。為了實(shí)現(xiàn)預(yù)期的OPBO電平，必須提高IPBO。因?yàn)楣ぷ鼽c(diǎn)維持相同，在方程中的分母將保持不變，但是，分子將減小，較大的OPBO會導(dǎo)致效率的下降。

在圖2中描述了具有強(qiáng)跨導(dǎo)非線性的不同類型放大器的典型RFPA的效率，以dB表示OPBO函數(shù)。對具有12dB OPBO的AB類RFPA來說，隨著回退的增加，效率從70％減至約10％。 

 考慮到信號的高CF，有兩種方式可以解決因OPBO增加導(dǎo)致的效率下降問題。其一便是采用有效的波峰因子降低(CFR)方案來減小多載波輸入信號的PAPR，并且采用數(shù)字預(yù)失真(DPD)來擴(kuò)展RFPA的線性工作范圍。通過減小RFPA組合輸入信號的PAPR，IPBO可以被縮減，使OPBO更低，從而獲得效率提升。
與不采用CFR實(shí)現(xiàn)8％效率提升的情形相比，利用CFR方案可以實(shí)現(xiàn)大約16％的典型效率提升。下面我們將回顧所常用技術(shù)，并就TD-SCDMA多載波應(yīng)用在性能和資源利用率方面詳細(xì)討論峰值對消波峰因子降低(PC-CFR)方案。

各種CFR技術(shù)

目前，波峰因子降低方案涵蓋編碼選擇、I&Q或基帶極性限幅、峰值加窗CFR(PW-CFR)、噪聲成形CFR(NS-CFR)和脈沖注入CFR(PI-CFR)等范疇。

賽靈思最近提出了一種稱為PC-CFR的技術(shù)，已經(jīng)被證明性能更佳。與此同時，除了其它優(yōu)點(diǎn)之外，由于自身降低了計算負(fù)擔(dān)，從而可以消耗更少的資源。

在詳細(xì)討論P(yáng)C-CFR之前，我們將首先簡要回顧上面提到的三種常用技術(shù)。

PW-CFR

PW-CFR是常規(guī)限幅技術(shù)的延伸，可以通過應(yīng)用時域縮放限幅信號的比例來降低PAPR。用于常規(guī)限幅的方程如下：y[n]=c(n)·x(n)c(n)用下列方程定義：

其中A是限幅信號容許的最大幅度。它的思想就是利用平滑的函數(shù)b(n)來替代c(n)使用合適的窗口，以限制限幅信號的頻譜擴(kuò)展。PW-CFR方框圖如圖3所示。

經(jīng)過PW-CFR處理的信號y(n)鄰近信道泄漏功率比(ACLR)和誤差矢量幅度(EVM)的性能取決于所采用的窗口以及窗口的長度。窗口長度在ACLR以及EVM性能之間提供一種折中，較長的窗口可以提供更好的ALCR，而這又是以EVM性能退化為代價的。
NS-CFR

這一解決方案首先由賽靈思提供給WCDMA數(shù)字前端以及隨后的WiMAX。通過消除超過一定限幅閾值的所有采樣點(diǎn)，NS-CFR可以降低CF。

圖4描述了NS-CFR系統(tǒng)方框圖。傳統(tǒng)的有極性限幅被用于削減超過某一個閾值的信號峰值。限幅信號隨后被噪聲成型，以確保由限幅措施引起的噪聲落在信號頻帶之內(nèi)。

經(jīng)噪聲成形的限幅信號隨后從原始信號中消去，從而降低PAPR。上述處理可能造成峰值再次上升，在隨后的階段中可以反復(fù)采用這一方案以減輕峰值的再次上升。
與PW-CFR相比，NS-CFR方案能提供更佳的性能。

PI-CFR

簡化版的PI-CFR方案如圖5所示。這一技術(shù)通常配備末級數(shù)字削波。

本質(zhì)上，PI-CFR方案以小部分的采樣率檢測出引入的高PAPR信號的峰值，且針對超過限幅閾值的每一個峰值會產(chǎn)生對應(yīng)的、具有同樣幅度的"整個"信號，其相位相反。所產(chǎn)生的信號隨后被用于消除被檢測出來的峰值信號，如圖5的方框圖所示。

典型的PI-CFR系統(tǒng)包含大量的檢測和消除(PDC)，以及有限數(shù)量的脈沖發(fā)生器。在這個過程中因同時采用多個PDC級而可能使得峰值再次上升。

PC-CFR

PC-CFR技術(shù)采用類似于NS-CFR的技術(shù)來縮小CF。然而，與上述NS-CFR不同，在PC-CFR方案中由頻譜成形而再生的信號是基于峰值采樣點(diǎn)的，這一信號在經(jīng)過合適的延遲處理之后被用于削減超過閾值的原始峰值信號。然而，對于NS-CFR，所有限幅的噪聲采樣點(diǎn)均被濾除，而且被用于減去相應(yīng)原始延遲的峰值信號。

作為只用峰值采樣點(diǎn)進(jìn)行消減的簡化方法，它的失真度較小，而且只需很少的計算負(fù)擔(dān)。在每一個PC-CFR階段，它包含高達(dá)4個消除脈沖發(fā)生器(CPG)并具有復(fù)雜的峰值縮放功能。PC-CFR方案的另一優(yōu)點(diǎn)就是它所具備的靈活性，也就是說，它能夠在同一系統(tǒng)上通過適當(dāng)?shù)馗淖優(yōu)V波器來支持多個空中接口標(biāo)準(zhǔn)。

圖6描述了15MHz帶寬、1E-4處具有3dB的增益上，在7％EVM工作點(diǎn)和6個非鄰近TD-SCDMA載波的CFR輸入輸出間的互補(bǔ)累積分布函數(shù)(CCDF)圖。這個仿真是基于76.8 MSPS的輸出采樣率完成的。而圖7則描述了為類似配置添加頻譜發(fā)射屏蔽(Spectrum Emission Mask)后的功率譜密度(PSD)性能。

圖8顯示了PC-CFR、NS-CFR和PW-CFR之間的性能比較。注意，PC-CFR對不同的EVM數(shù)值提供最佳的性能，而且如果超越兩次PC-CFR迭代，性能幾乎不會增加。

表1給出了兩次PC-CFR迭代所需要的FPGA資源。

例如，對于一個10MHz 6載波3天線(6C3A)TD-SCDMA 76.8MSPS數(shù)字前端來說，每一個天線需要兩次迭代的PC-CFR模塊，表2給出了資源利用率要求。這一配置可適用于基站以及遙控射頻部件(RRU)。
根據(jù)表2的數(shù)據(jù)，設(shè)計者采用兩塊V4SX35 FPGA就可以構(gòu)建完整的6C6A數(shù)字前端解決方案。這一方案采用CFR措施可以提供更高效的RFPA操作。這是至關(guān)重要的，特別是在需要傳導(dǎo)冷卻的RRU工作環(huán)境中。

結(jié)語

由本文所述可見，PC-CFR方案很顯然是贏家，因?yàn)榕c其它已知的方案相比，它可以提供更好的性能以及更低FPGA資源利用率。這些優(yōu)勢加上兼容的TD-SCDMA DFE參考設(shè)計的可用性，讓基礎(chǔ)設(shè)施設(shè)備開發(fā)商能夠縮短上市時間并有更大的機(jī)會取得成功。