硅技術的迅猛發(fā)展使工程師們能夠設計和創(chuàng)建出新型電路，這些電路的速度和性能以前只有用基于GaAs和InP的HBT(異質結雙極晶體管)和PHEMT技術才能達到，電路的核心就是鍺化硅(SiGe)工藝。IBM采用0.18um光刻工藝制成的120GHz Ft SiGe晶體管是一個很好的例子，現(xiàn)在這一技術己用在許多高速通信領域的重要元件中。
 

 

多路復用器和多路分解器是Sonet收發(fā)器中的重要構建模塊，Sonet 發(fā)生器驅動，在輸入時鐘為35GHz時能提供17.5Gbps偽隨機位序列。在額定工作條件下，即速率為40～50Gbps、電源為3.3V時，芯片功耗1.5W。分解器經測試可工作于56Gbps以上速率，輸入靈敏度小于50mV，在額定工作條件下，即速率為40～50Gbps、電源為3.3V時，芯片功耗1.5W。復用器和分解器設計能工作于非常寬的數(shù)據(jù)速率范圍，使其適用于測試設備和光鏈路收發(fā)器。事實上這些樣品芯片己在進行商業(yè)試用，在性能和功耗上能完全替代基于InP的設計。

 

這一技術能夠將無源器件，包括集成變容二極管和高Q電感集成在一起，利用這一特性可以增加鎖相環(huán)電路并制造出包含時鐘復用器單元和時鐘及數(shù)據(jù)恢復電路的單片多路復用和分解芯片。因為這是一種BiCMOS工藝，所以用標準CMOS和VHDL設計技術可以很容易做出這些芯片所需的控制回路和狀態(tài)機。事實上，許多嚴格配對的定制信號處理和鏈路監(jiān)控電路都是采用CMOS技術的，目前這種集成水平只能靠基于硅的技術來獲得。

 

另一個使人們感興趣的優(yōu)點是其低電壓雙極型電路拓撲結構，雖然大多數(shù)上述電路工作于3.3V到3.6V范圍，但低電壓CML電路能夠在低至1.2V電源下工作，含有一個多模塊分配器的測試電路顯示在1.2V電源下可以很容易工作于高至9GHz頻率。這種低電壓電源技術可以降低復雜高速電路的總體功耗，得到的功率水平能與CMOS技術相媲美。

 

 

擊穿電壓一般用Bvceo表示，這里的“o”表示基極開路，SiGe 7HP的Bvceo僅為1.9V。擊穿電壓常被誤認為是晶體管能夠正常工作而不會造成損壞的極限值，雖然這是一個重要的評價指標，但它并不代表設計人員使用晶體管的實際情況。事實上在實際應用中，晶體管基極上總會加一個低阻抗或中阻抗負載，此時晶體管完全能承受一個6V的CE電壓。所以在考慮這些器件時，更感興趣的度量值是Bvcer，這里的“r”代表器件基極接的負載。從這個角度來考慮，顯然SiGe也能用在許多前端收發(fā)器應用中，像激光二極管驅動器和EAM驅動器。

 

垂直腔表面發(fā)射激光器(VCSEL)電路用一個驅動器或陣列驅動器進行開發(fā)，能夠以10Gbps數(shù)據(jù)速率驅動VCSEL，并提供一個高至7mA的調制電流。對于一個12通道VCSEL陣列驅動器，每通道的典型功耗包括VCSEL僅為100mW。將單通道SiGe VCSEL驅動器與VCSEL和下一代多模式光纖組合在一起時，其性能可打破1km光纖鏈路20Gbps速率的紀錄。另外EAM驅動器樣品能夠驅動3.0V Vpp單端信號至一個50Ω負載，典型功耗為2.5W，數(shù)據(jù)率為30Gbps。這一技術能很容易訪問光鏈路接收器，非常適用于互阻抗放大器和受限放大器(后級放大器)。

 

 

電信收發(fā)器的一個關鍵要求是受限放大器要能夠在一個很寬的動態(tài)范圍內處理輸入信號。一個用于40Gbps的受限放大器測試電路樣品已完成設計和測定，它可以接收低至20mV和高至850mV Vpp單端信號，并向一個50Ω負載提供450mV Vpp輸出，所用電源為5.2V。如同在CMU和CDR電路中一樣，CMOS電路能提供必要的電路，為偏置控制提供反饋控制，在受限放大器中扮演了一個很重要的角色。

 

 

IBM下一代SiGe技術——SiGe 8HP將采用0.13um光刻技術，使晶體管Ft/Fmax大于20GHz。初期硬件測試己經得到很多結果，包括在250～300mV Vpp時門延遲為4.3ps的環(huán)形振蕩器、性能可以比得上InP HBT以及使功耗減少55%等。這些晶體管使設計人員能夠很容易制造出全速率OC768收發(fā)器。其它好處還有能極大改進收發(fā)器功耗，估計為50%。事實上，包含靜態(tài)分配器的電路初期測試清晰顯示出，只需小于1mA電流就可以在50GHz頻率處使分配器運行，設計工程師們可以考慮在下一代以太網或Sonet收發(fā)器中使用半速率時鐘結構，并以80～100Gbps的傳輸率運行。在無線領域，硅技術中目前還不能達到的頻段像60GHz的ISM(儀器、科學、醫(yī)療)頻段也將能很容易達到。