近日，中國科學院微電子研究所感知中心低功耗智能技術與系統(tǒng)團隊在低功耗集成電路設計領域取得新進展，設計出兼容近/亞閾值工作區(qū)的基礎電路單元，可廣泛應用于低功耗智能計算芯片。

功耗已成為制約集成電路發(fā)展的瓶頸。近/亞閾值技術通過將芯片工作電壓降低到晶體管的閾值電壓附近或閾值電壓以下，可大幅降低數(shù)字系統(tǒng)的功耗。近/亞閾值基礎數(shù)字電路單元是低功耗智能計算芯片的基石，也是本研究重點解決的難題。

研究首次提出了領先的零冗余動態(tài)功耗觸發(fā)器、pW級寬范圍電平轉換器及nW級高精度上電復位電路，可廣泛應用于低功耗的智能計算芯片。針對傳統(tǒng)主從觸發(fā)器由于冗余操作造成的功耗浪費問題，科研人員提出了一種兼容近/亞閾值設計的低功耗保持TSPC觸發(fā)器。該觸發(fā)器采用輸入感知預充策略，輔以浮動節(jié)點分析和晶體管級優(yōu)化，有效降低了觸發(fā)器的功耗。流片結果表明，該觸發(fā)器功耗相比于傳統(tǒng)主從觸發(fā)器降低了73%。針對傳統(tǒng)電平轉換器轉換范圍窄、漏電大、不適用于近/亞閾值設計的問題，研究提出了一種低延遲低漏電電平轉換器。該電平轉換器基于電流鏡結構，采用混合閾值電流鏡技術有效解決了切斷直流通路后的節(jié)點壓降問題，同時采用超截斷技術進一步優(yōu)化了電平轉換器的漏電。流片結果表明，該電平轉換器支持0.12V-1.2V的電壓轉換，漏電低至73.95pW。在數(shù)字系統(tǒng)中，系統(tǒng)上電和掉電時還需要一個復位信號將系統(tǒng)中的存儲單元設置為一個確定的狀態(tài)。為了保證近/亞閾值下數(shù)字系統(tǒng)的穩(wěn)定工作，需要觸發(fā)閾值低、閾值偏差小、靜態(tài)電流小的上電復位電路。針對以上問題，該研究提出了一種低功耗10晶體管上電復位電路。該上電復位電路基于電流參考和電流比較器結構，僅用10個晶體管即實現(xiàn)了高精度低功耗的上電復位電路。仿真結果表明，該上電復位電路在不同工藝角和溫度條件下，觸發(fā)電壓偏差僅為34mV，在0.5V的電源電壓下靜態(tài)功耗低至36nW。

相關研究成果分別發(fā)表在《IEEE超大規(guī)模集成電路與系統(tǒng)匯刊》、《IEEE電路與系統(tǒng)匯刊Ⅱ》、《2021 IEEE國際電路與系統(tǒng)研討會》上。研究工作得到中科院、國家重點研發(fā)計劃、微電子所所長基金等的資助。