臺積電(2330-TW)(TSM-US)今（9）日宣布，領先業(yè)界成功推出支援20奈米制程與CoWoS（Chip on Wafer on Substrate）技術的設計參考流程。臺積電表示，展現該公司在開放創(chuàng)新平臺（OIP）架構中支援20奈米與CoWoS技術的設計環(huán)境已準備就緒。
臺積電表示，20奈米參考流程采用現行經過驗證的設計流程協(xié)助客戶實現雙重曝影技術，藉由雙重曝影技術所需知識的布局與配線、時序、實體驗證及可制造性設計（DFM），電子設計自動化（EDA）領導廠商通過驗證的設計工具能夠支援臺積電20奈米制程。
通過臺積電矽晶片驗證的CoWoS參考流程則能夠整合多晶片以支援高頻寬與低功耗應用，加速3D IC設計產品的上市時間，晶片設計業(yè)者亦受惠于能夠使用電子設計自動化廠商現有的成熟設計工具進行設計。
臺積電研究發(fā)展副總經理侯永清表示，這些參考流程完整地提供了晶片設計業(yè)者該公司先進的20奈米與CoWoS技術以協(xié)助他們盡早開始設計開發(fā)產品，對該公司及其開放創(chuàng)新平臺設計生態(tài)環(huán)境伙伴而言，該公司首要目標在于能夠及早并完整地提供先進的矽晶片與生產技術給客戶。
粵公網安備 44030902003195號