使用內(nèi)部(PXI) 參考頻率，或使用者參考頻率進(jìn)行TClk 運(yùn)作的概述

所有設(shè)備以下列的方式進(jìn)行同步化。請(qǐng)參閱圖 12 的計(jì)時(shí)圖表，了解取樣頻率的校準(zhǔn)；圖 13 則說明觸發(fā)器的發(fā)送與接收。

1. 每部設(shè)備都設(shè)定1 個(gè)取樣頻率，并且設(shè)定為接收TClk觸發(fā)器。

2. NI-TClk 軟件根據(jù)取樣頻率與設(shè)備數(shù)目，來自動(dòng)計(jì)算TClk 頻率，每部設(shè)備皆產(chǎn)生TClk (自該設(shè)備的取樣頻率而來)。

3. PXI 10 MHz 參考頻率(在PCI 環(huán)境中，則使用某一個(gè)設(shè)備的內(nèi)建參考頻率) 發(fā)送至所有設(shè)備，鎖定所有設(shè)備的取樣頻率相位。

4. 每一部設(shè)備的取樣頻率相位皆鎖定于10 MHz 參考頻率，但是在這個(gè)階段中，并不一定和彼此同相(in phase)。

5. 一個(gè)稱為同步脈沖頻率(Sync Pulse Clock) 的時(shí)間信號(hào)，將通過PXI 觸發(fā)器總線(在PCI 適配卡上則通過RTSI 總線)，發(fā)送給所有頻率類似參考頻率的設(shè)備。10 MHz 參考頻率在此除了是參考頻率之外，也扮演同步脈沖頻率的角色。

6. 當(dāng)PXI 觸發(fā)器總線(在PCI 適配卡上則為RTSI 總線) 上的同步脈沖頻率(10 MHz 參考頻率) 夠高時(shí)，即從其中一部設(shè)備產(chǎn)生同步脈沖。

7. 在收到同步脈沖時(shí)，每設(shè)備經(jīng)過初始化，以尋找同步脈沖頻率的第一個(gè)正緣(rising edge)。

8. 在偵測(cè)到同步脈沖頻率的第一個(gè)正緣時(shí)，每部設(shè)備均程序設(shè)計(jì)為測(cè)量此正緣和TClk 設(shè)備第一個(gè)正緣之間的時(shí)間。所有設(shè)備均會(huì)測(cè)量這2 道正緣之間的時(shí)間。

9.所有設(shè)備上的TClk 測(cè)量結(jié)果，將比較另一個(gè)TClk 參考測(cè)量(NI-TClk 驅(qū)動(dòng)程序會(huì)自動(dòng)選擇其中一部設(shè)備)，而且所有設(shè)備的取樣頻率與TClk，均藉由調(diào)整所有設(shè)備上的相位DAC 輸出，以自動(dòng)進(jìn)行校準(zhǔn)。

10. 在校準(zhǔn)所有設(shè)備的取樣頻率之后，觸發(fā)器信號(hào)即從指定的主要設(shè)備，通過TClk 發(fā)送至其他所有設(shè)備。觸發(fā)器信號(hào)隨著主要設(shè)備的TClk 負(fù)緣發(fā)送，所有的設(shè)備都被設(shè)定于TClk 的下一個(gè)正緣時(shí)，啟動(dòng)信號(hào)產(chǎn)生或采集。這個(gè)信號(hào)也通過PXI 觸發(fā)器總線(PCI 適配卡則通過RTSI 總線) 來發(fā)送。請(qǐng)參閱圖13。

T-Clock 同步化有2 項(xiàng)屬性可影響此方法：

•  同步脈沖的發(fā)送對(duì)于TClk 同步化而言極為重要。同步脈沖必須到達(dá)每一部設(shè)備，讓每一部設(shè)備在進(jìn)行TClk 測(cè)量時(shí)，都尋找同步脈沖頻率的同一段正緣。偏斜(skew) 不能超過同步脈沖頻率的期間。只要同步脈沖頻率期間為100 ns，這個(gè)問題很容易就可以解決。TClk 同步化可輕易地從在一部機(jī)架內(nèi)擴(kuò)充到數(shù)10 部機(jī)架，因?yàn)槊繀?0 奧姆纜線的標(biāo)準(zhǔn)延遲是2 ns。

•  取樣頻率校準(zhǔn)的正確性與同步脈沖頻率(參考頻率) 的偏斜息息相關(guān)。參閱圖12，則可看到2 部設(shè)備接收到的參考頻率均產(chǎn)生偏斜。假設(shè)已校準(zhǔn)2 部設(shè)備的TClk 測(cè)量的同步脈沖頻率；2 個(gè)TClk 測(cè)量之間的差異用于移動(dòng)取樣頻率，使之進(jìn)行校準(zhǔn)。同時(shí)在下一節(jié)中我們也可以看到，利用目前的技術(shù)，可以達(dá)到2 個(gè)層次的效能：實(shí)時(shí)效能與校正效能。

圖 12. 使用 TClk 校準(zhǔn)取樣頻率的時(shí)間圖表。

圖 13. 使用 TClk 進(jìn)行觸發(fā)器發(fā)送的時(shí)間圖表

概論：以用戶提供之外部取樣頻率進(jìn)行TClk 作業(yè)

在這個(gè)圖表中，TClk 同步化不會(huì)校準(zhǔn)各設(shè)備上的取樣頻率，因?yàn)槭锹赃^ PLL 回路，從外部提供取樣頻率。TClk 同步化確保啟動(dòng)/停止觸發(fā)器的發(fā)送，使每一部設(shè)備都在同樣的取樣頻率邊緣開始及停止采集/產(chǎn)生信號(hào)。TClk 達(dá)成這項(xiàng)操作的方式是采用和以上所介紹的、從取樣頻率取得 TClk 以發(fā)送觸發(fā)器信號(hào)的相同方法。

在這里，正確的取樣頻率校準(zhǔn)工作由你供應(yīng)的取樣頻率來負(fù)責(zé)。為了確保最佳的效能，在取樣率高于 100 MS/s 時(shí)，應(yīng)該使用同長度的纜線，從頻率來源連接至系統(tǒng)中的每一部設(shè)備，提供低抖動(dòng)取樣頻率(小于 1 psrms)。

參閱圖13，可了解觸發(fā)器發(fā)送與接收的情形。

1. 每一部設(shè)備皆設(shè)定為接收TClk 觸發(fā)器與外部取樣頻率。

2. NI-TClk 自動(dòng)根據(jù)取樣頻率與設(shè)備數(shù)量計(jì)算TClk 頻率。然后，各設(shè)備根據(jù)設(shè)備的取樣頻率產(chǎn)生TClk。

3. 觸發(fā)器信號(hào)使用TClk，從指定的主要設(shè)備發(fā)送至其他所有的設(shè)備；觸發(fā)器信號(hào)隨著主要設(shè)備的TClk 負(fù)緣發(fā)送，所有的設(shè)備都設(shè)定于TClk 的下一個(gè)正緣時(shí)啟動(dòng)信號(hào)產(chǎn)生或采集。此信號(hào)也通過PXI 觸發(fā)器總線(PCI 適配卡則通過RTSI 總線) 來發(fā)送。請(qǐng)參閱圖 13。

九、TClk 技術(shù)的性能

實(shí)時(shí)性能

多部設(shè)備若要獲得穩(wěn)定的同步化，可以將設(shè)備加入PXI 機(jī)架中，再使用NI-TClk 軟件來執(zhí)行這些設(shè)備(請(qǐng)參閱圖14 的說明)。關(guān)鍵的軟件組件包括3 個(gè)VI/函式，而使用者必須設(shè)定其參數(shù)。

圖 14. 在多部任意波形發(fā)生器和示波器之間，使用 TClk 同步化的 LabVIEW 程序區(qū)──NI TClk 提供的3 個(gè) VI/函式將設(shè)備同步化

在NI PXI-1042 機(jī)架中，TClk 同步化可于各設(shè)備間偏移低于1ns 的情況下，使各設(shè)備同步化。標(biāo)準(zhǔn)的偏移范圍在200 ps 至500 ps 之間。各設(shè)備之間的信道對(duì)信道抖動(dòng)(jitter)，將受到設(shè)備的內(nèi)蘊(yùn)系統(tǒng)抖動(dòng)影響。舉例來說，NI PXI-5421 為100 MS/s 取樣率，16位分辨率的AWG 系統(tǒng)總抖動(dòng)量為2 psrms。由TClk 同步化的NI PXI-5421 設(shè)備，該信道對(duì)信道抖動(dòng)通常低于5 psrms。使用NI PXI-5122 的100 MS/s 取樣率、14位分辨率示波器時(shí)，其信道對(duì)信道抖動(dòng)常低于10 psrms。

圖 15. 2 部示波器進(jìn)行 TClk 同步化的實(shí)時(shí)效能

圖15 中的LabVIEW 人機(jī)接口，正測(cè)量安裝于NI PXI-1042 機(jī)架中的2 組NI PXI-5122 之間偏移量。在這個(gè)測(cè)量設(shè)定中，偏移量約為523 ps。每示波器皆設(shè)定為以100 MS/s 取樣率，對(duì)同樣5 MHz 的方波進(jìn)行取樣。信號(hào)使用同樣長度的纜線，分開輸入各示波器中。信道對(duì)信道抖動(dòng)大約是6 psrms。數(shù)據(jù)是由方波的49,998 個(gè)過零(zero crossing) 所編譯出來的。直方圖中的高斯分布，反應(yīng)出抖動(dòng)是由隨機(jī)噪聲產(chǎn)生的，而不是系統(tǒng)中的固定噪聲源。

圖 16：以 TClk 同步化的 NI PXI-5421 任意波形發(fā)生器信道對(duì)信道抖動(dòng)測(cè)量

圖16 是對(duì)2 部以TClk 同步化的NI PXI-5421 任意波形發(fā)生器，所進(jìn)行的信道對(duì)信道抖動(dòng)測(cè)量。2 部設(shè)備都設(shè)定為以100 MS/s 取樣率產(chǎn)生1 個(gè)10 MHz 方波。此為Tektronix 高效能抖動(dòng)測(cè)量通信信號(hào)分析儀(CSA) 8200平臺(tái)上，以80E04 TDR 模塊所進(jìn)行的測(cè)量。圖16 中的直方圖數(shù)據(jù)反應(yīng)出信道對(duì)信道抖動(dòng)低于3 psrms。直方圖所回報(bào)的數(shù)據(jù)并非信道之間的偏斜；而是從方波的過零觸發(fā)，到受測(cè)量方波的下一個(gè)正緣之間的延遲(亦即1 個(gè)通道用于觸發(fā)第2 個(gè)通道的過零測(cè)量)。直方圖呈現(xiàn)測(cè)量結(jié)果，并反應(yīng)出信道對(duì)信道抖動(dòng)的情形。

校正TClk 同步化

正如先前所提到的，標(biāo)準(zhǔn)的偏斜范圍可能在 200 ps 至 500 ps 之間。這個(gè)偏斜范圍可能無法滿足部份應(yīng)用程序的要求，因?yàn)榇藴y(cè)量要求通道間必須要有更高的相位準(zhǔn)確度。在這種情況下必須進(jìn)行手動(dòng)校正。手動(dòng)校正可以將設(shè)備間的偏斜降至 30 ps 以下。圖17 的 LabVIEW 人機(jī)界面顯示 NI PXI-5122，100 MS/s 取樣率示波器，與NI PXI-5124，200 MS/s 取樣率示波器之間的偏斜。可發(fā)現(xiàn)偏斜是大約是 15 ps，信道與信道間的抖動(dòng)大約是 12 psrms。數(shù)據(jù)是由方波的 10,000 個(gè)過零點(diǎn)編譯而得。

圖 17. 經(jīng)校正的 2 部示波器TClk 同步化──100 MS/s 取樣率的NI PXI-5122，與 200 MS/s 取樣率的 NI PXI-5124──典型的偏斜大約是15 psrms，信道與信道間抖動(dòng)大約是12 psrms。

圖 18. 手動(dòng)校正 TClk 同步化的 NI PXI-5421 任意波形發(fā)生器 10 MHz 方波負(fù)緣放大圖──偏斜大約是 20 ps。

圖18 為使用CSA 8200 進(jìn)行手動(dòng)校正TClk 同步化的2 部NI PXI-5421 任意波形發(fā)生器，中間所產(chǎn)生的偏斜。注意：偏斜約為20 ps。2 部設(shè)備產(chǎn)生的波形是一道10 MHz 方波。

手動(dòng)校正包含使用 PLL 回路(參考圖8) 中的相位調(diào)整 DAC，以調(diào)整各設(shè)備的取樣頻率。舉例來說，在將2 部任意波形發(fā)生器進(jìn)行同步化時(shí)，同步化之輸出可通過高速示波器加以檢視，而 AWG 的取樣頻率也可使用相位調(diào)整 DAC 移到其它設(shè)備。通過這個(gè)手動(dòng)過程，多部任意波形發(fā)生器之間的偏斜，可從數(shù)百個(gè)兆分之一秒(picosecond) 減少到 30 ps 以下。

在對(duì)2 部示波器進(jìn)行同步化時(shí)，會(huì)使用同樣長度的纜線，將1 個(gè)低相位噪聲信號(hào)輸入每示波器中。偏斜可以用軟件來測(cè)量，示波器的取樣頻率也可根據(jù)其他示波器的相對(duì)關(guān)系進(jìn)行調(diào)整。同樣的方法亦用于數(shù)字波形發(fā)生器/分析儀的同步化。

可用高分辨率調(diào)整取樣頻率。在 100 MS/s 取樣率的設(shè)備上(如 NI PXI-5122、NI PXI-5421，與 NI PXI-6552)，取樣頻率的延遲調(diào)整分辨率為 10 ps，可調(diào)整為±1 個(gè)取樣頻率期間 (10 ns)。在 200 MS/s 取樣率的設(shè)備上(如 NI PXI-5422 與 NI PXI-5124)，調(diào)整分辨率為 5 ps，則可調(diào)整為 ±1 個(gè)取樣頻率期間 (5 ns)。因此，設(shè)備之間的偏斜可進(jìn)行精確手動(dòng)校正。